CMOS RF トランシーバの構成法 Design Examples of CMOS RF Transceivers

束原 恒夫*, 宇賀神 守, 山岸 明洋, 小舘 淳一, 原田 充 Tsuneo Tsukahara*, Mamoru Ugajin, Akihiro Yamagishi, Junichi Kodate, and Mitsuru Harada

NTTマイクロシステムインテグレーション研究所 〒243-0198 神奈川県厚木市森の里若宮 3-1 NTT Microsystem Integration Laboratories 3-1 Morinosato Wakamiya, Atsugi-shi, Kanagawa, 243-0198, Japan *E-mail: tsuka@aecl.ntt.co.jp

Abstract: This tutorial paper presents design methodology for CMOS RF transceivers. First, transceiver architectures suitable for single-chip implementation are introduced. After briefly describing characteristics of on-chip inductors, low-voltage, low-power CMOS RF circuits using the LC-tank folding technique are discussed. Finally, a Bluetooth transceiver and 2.4-GHz-band low-IF receiver using complex band-pass filters, both of which can operate at a low voltage of 1 V, are presented.

1. まえがき

携帯電話を牽引役として無線システムの普及, 発展は著しい。携帯電話は既に第3世代(3G)に 入っており高ビットレート化が着実に進んでい る。一方,ユビキタス時代へ向けての新しい動き は,Bluetooth や無線 LAN に代表される近距離 無線システムの登場である。これらのシステムの 普及には低消費電力で低コストな IC/LSI が不 可欠となってくる。CMOS 技術の着実な微細化の 進展により,GHz動作のRF回路までもが CMOS 技術の射程距離に入ってきている。

近年の CMOS 無線用トランシーバの性能向上 には目覚しいものがあり,特に Bluetooth や無線 LAN に対応した CMOS トランシーバの学会発表, 製品アナウンスが相次いでいる[1-10]。2.4 GHz 帯を用いる Bluetooth や IEEE 802.11b (無線 LAN)のみならず,より高い性能が要求される5 GHz 帯の IEEE 802.11a (無線 LAN)用 CMOS トランシーバも報告されている[9, 10]。この CMOS RF-IC の目覚しい性能向上は,ディジタ ル回路の高速化を目的とした CMOS プロセスの 微細化, MOS デバイスの高性能化に負うところ が大きい。微細 CMOS プロセスを使用すること で 2~5GHz 帯の RF-IC を実現可能になってきて いる。更にベースバンド (Baseband: BB)回路 との一体化を含む高集積化を指向して,CMOS RF-ICでは,ワンチップ化に適した種々のトラン シーバアーキテクチャが検討されている[1-3,6, 7,9]。

RF トランシーバの低消費電力化への要求は高 く,特に微細 CMOS を用いる場合,BB 回路との 一体化を見据えて,低電圧動作による省電力化が 有力な手法である。現在は 1.8V 動作が主流とな ってきているが,RF 回路へも今後更なる低電圧 動作(1V 程度)が要求されてくると考えられる。

RF-IC においては MOS デバイスの高性能化の みでは,IC 全体の性能向上には限界がある。ディ ジタル回路とは異なり,オンチップのインダクタ 素子,高精度の容量素子などのアナログ受動素子 を多用しているためである[11]。特にオンチップ インダクタは,シリコン基板の寄生効果がその特 性に大きく影響を及ぼし,プロセス微細化のみで は特性向上に限界がある。この問題は,SOI 基板 を使用した CMOS プロセス(CMOS/SOI プロセ ス)を用いることで回避できる。CMOS/SOI プロセ ス)を用いることで回避できる。CMOS/SOI では, 高抵抗基板の使用が比較的容易である。絶縁膜に より素子が完全分離されているために,基板抵抗 が異なる場合にもプロセスの変更なしにデバイ スを作製することができる。このような特長を生 かし,CMOS/SOI で高抵抗基板を用いた RF-IC [12-14]も報告されている。特に,完全空乏形 SOI デバイスでは,低電流時の単位電流当たりのトラ ンスコンダクタンス,gm/Id がバルク CMOS よ り大きいので[15], RF / アナログ回路の低電圧・ 省電力化に適している。更に,理想的な3端子素 子に近く基板バイアス効果が小さいことも低電 圧動作に向いた重要な特長である。

2章ではワンチップ化に適した RF トランシー バのアーキテクチャを解説する。3章ではオンチ ップインダクタの構成例と高抵抗基板の効果等 を述べる。4章では,低電圧 RF 回路技術につい て,低雑音アンプ(LNA),LC タンク折返しミキ サ,電圧制御発振器(VCO)を中心に設計手法と 試作結果を示した後に,1V 動作のイメージ抑圧 受信機の試作例を述べる。5章では,以上の要素 回路を用いて実現した1V 動作可能な Bluetooth 用 RF トランシーバ並びに複素バンドパスフィル タ(BPF)を用いた low-IF 受信機を紹介する。

2. CMOS RF トランシーバのアーキテクチャ

従来,無線システムの中では図1のスーパーへ テロダイン方式が主流を占めていた。真空管時代 に米国のアームストロング(Armstrong)によっ て発明された方式であるが,外付けフィルタとの 組合せにより,優れた信号選択度と高感度性を示 す。受信機ではRF周波数を一度,中間周波,IF (Intermediate Frequency)に変換するので,イ メージ妨害という欠点を持っている。イメージ妨 害波はIF周波数の2倍離れたところに位置し, 同じIF周波数に変換されるので,希望信号に妨 害を与えることになる(図1の下図)。そこで, イメージ波を抑圧するために外付けのバンドパ





Single-chip transceiver

図2 ダイレクトコンバージョン方式



図 3 広帯域 IF 形受信機

スフィルタ(BPF)が更に必要となる。送信機で も変調を IF 周波数で行った後に,RF 周波数へ変 換している。このように,スーパーヘテロダイン 方式では不要波を抑圧するための外付けフィル タが不可欠であり,小型化と低コスト化の課題が 大きい。更に,外付けフィルタの中心周波数,帯 域は固定なので,複数の伝送レートを使いわける ような,今後想定される新しい用途には適さない。

そこで外付け部品を極力減らすために,ワンチ ップ化に適したトランシーバ構成法が提案され ている。第一に,RF信号を直接BB信号に変換 するダイレクトコンバージョン方式がある(図2) [1,10]。IF信号が無いので,イメージ波による妨 害が無いというメリットがある。チャネル選択は BBのローパスフィルタで行われる。しかし,BB 信号での直流オフセット除去回路が必要になり 回路が複雑化する。但し,最も汎用的な構成であ り,全ての無線システムに適用できる可能性があ る。

第二の手法は広帯域 IF [2]又は sliding-IF 構成 である [9]。図 3 には広帯域 IF 構成の受信機のみ を示している。 VCO の位相雑音特性を最適化し 易くするために LO1 周波数は固定として, LO2

を可変にしてチャネル選択を行う。スーパーヘテ ロダイン方式と同様に周波数変換を伴うが,IF周 波数は100~200MHzの可変特性を持つ。ウィ-バ(Weaver)の構成 [16]を適用してイメージ抑 圧を行う。希望波とイメージ波は,位相平面で見 ると反対方向に回転するので,複素信号処理で区 別することができる(図3の挿入図)。イメージ 波を抑圧するためには,互いに90。位相のずれた 正弦波信号と二つの RF ミキサを用い,希望波と イメージ波を複素信号として区別した後に,IF帯 アナログ複素ミキサ(乗算器)においてイメージ 波のみをキャンセルする。希望 IF 波を ei IFt, イ メージ IF 波を e^{j III} と置くと,ベースバンド帯域 (DC 近傍)には希望波がシフトし,イメージ波 はLO2 周波数の2倍のところにシフトするので, ローパスフィルタで希望波のみを取出すことが できる。

・希望波	•	ej(IF-	LO2)t=e ^{0t}	DC 近傍
・竹主ル		e.	11.	LO2/C=eoc	

• -	イメージ波	: e ^{-j(}	IF+	$_{LO2}t = e^{-j(2)}$	_{LO2})t	高周波
-----	-------	--------------------	-----	-----------------------	-------------------	-----

RF から BB まで信号はチップ外には出ず,チャネル選択は BB のローパスフィルタで行われる。 送信系も同様に構成できアップコンバージョン に伴う不要サイドバンドを抑圧できる [9]。この 構成も汎用的な構成であり,全ての無線システム に適用できる可能性がある。文献 9 の sliding-IF 構成では,fL01 = 4 fL02 = 4GHz 帯の関係を保つ ように,一個の VCO から二つの LO 信号を発生 している点が異なっているが,本質的には広帯域 IF 構成と同じである。

第三の手法は, low-IF 構成である [3, 6-8, 20]。 RF 信号を一旦,数 MH z 以下の低い IF 周波数に 変換し,チャネル選択と増幅を行う。イメージ抑 圧回路は必要であるが,直流オフセットの問題は 回避できる。従って,低コスト化が特に要求され



る Bluetooth などでは主流の方式になっている。 受信機に low-IF 構成を用いた Bluetooth 向けの RF トランシーバのブロック図を図 4 に示す。パ ワーアンプ(PA)も内蔵され高集積化が最も進ん でいる。イメージ抑圧ミキサは 4.2 並びに 5.2 で述べる構成が代表的である。チャネル選択は IF 帯の BPF で行っている。但し,この構成はイメ ージ抑圧のスペックがゆるい Bluetooth なのどシ ステムにのみ適用可能である。2000 年から現在 にかけて Bluetooth を中心に CMOS RF トランシ ーバの製品アナウンス,論文発表が活発になって きた。ただし,現状では 1 チップにすることに主 眼が置かれており,消費電力は 100mW 以上と大 きく,省電力化に関してはまだ十分ではない。

RF トランシーバの中で, PA はエネルギー変 換デバイスであり,高効率化により低電力化を行 う。近距離通信になると,PA の出力が小さくて 済むので(Bluetooth の Class 3 では 1mW 程度), その他の RF 回路における消費電力の割合が圧倒 的に大きくなる。RF 回路はアナログ回路なので, 特性を維持するためには消費電流を一定に保つ 必要がある。従って,低電圧動作による低電力化 が有力な手段であり,これは CMOS/SOI の特長 を出しやすいアプローチである。3 章から 5 章で は,1V までの低電圧動作が可能な RF 回路,トラ ンシーバの設計・試作例を述べる。

3. オンチップインダクタの特性

シリコン基板上のインダクタは RF 回路の重要 かつ特徴的な受動素子である。図 5 に示すように アルミ配線をスパイラル状に巻いて形成する。配 線抵抗値が Q 値を決めるので,多層配線をスタッ ク状に構成するのが標準的である。インダクタの Q 値は(1)式で与えられる。rs は配線の直流抵抗と



図 5 オンチップインダクタ

表皮効果成分,並びにシリコン基板内でのロス (容量性結合ならびに渦電流生成による信号ロ ス)で決定される。

$$Q = \frac{\omega L}{r_c} \tag{1}$$

したがって, 配線の厚膜化と高抵抗基板の利用 は Q 値の増加に有効である。図 5 は 5 層配線の 0.2µm CMOS/SIMOX プロセス(酸素イオン注入 を用いた SOI 基板を使用)の例である。2 層から 4 層を同じ形でスタックしており, 膜厚は約 4µm である。Q のピーク値は,通常抵抗基板(30~ 40Ωcm: Normal)で 9.5, 高抵抗基板(1kΩcm 以上: High-R)で11 が得られた。高抵抗基板で の改善度が小さいのは, LSI プロセス後の基板抵 抗の制御が十分ではないためと判断している。

4. 低電圧·省電力 RF 回路技術

4.1 LC タンク折返しを特徴とする低電圧 RF 回路技術

RF システムの特徴として,RF 周波数は高いが, BB 周波数は低いので狭帯域である点が挙げられ る。そこで,インダクタと容量から成る LC 同調 回路(タンク回路)を負荷回路とすることで低電 圧・低電力動作が可能となる。一方,共振周波数 では,交流的なインピーダンスが $z_0=R_sQ^2$ と大き くなるので,LC タンク回路は交流的な電流源と とらえることもできる(図 6)。ここで,R_sはイ ンダクタの直流抵抗である。図 6 (b)には実測値も 示すが,直流抵抗で 5 Ω 程度のインピーダンスが 共振時には約 250Ω となっている。以下で述べる 要素回路特性の実測値は, $0.2\mu m$ CMOS/SOI に よる試作結果に基づく。



図7はトランジスタを2段縦積みにして高周波 特性を向上したカスコードタイプのLNAである。 ソースインダクタLsにより50Ωへのインピーダ ンスマッチングを行い,入力パッドにはシールド 構造を用い特性の向上を図った。SOIデバイスで は基板バイアス効果が小さいので,この回路でも 1V動作が実現できる。試作した回路の特性を同 様に図7のグラフに示す。消費電力が5.5mW (@1V)のとき,13dB以上の利得,2.5dBの雑 音指数(NF)が2.4GHz帯で得られている.一 方,カスコード構成ではない通常のソース接地形 では,2倍以上の消費電力が必要となる。

Vdd = 1.0 V, Vg(DC) = 0.45 V, Idd = 5.5 mA



図7 カスコード形 LNA

周波数変換を行う従来のギルバート(Gilbert) セルミキサ回路では,動作電圧が約0.7V程度の MOSトランジスタを電源とグランド間に3段縦 積みにしてアナログ乗算を実行していた(図8)。 この制限のために,電源電圧を2V以下に下げる ことができなかった。そこで,LCタンク回路を 交流的な電流源として用いることにより,直流ド ロップを減らすことのできる図9のLCタンク折 返し技術を開発した[4]。図9はミキサ回路に適 用した例であり,ギルバートセルミキサを相補形 構成にして折返し,RF 差動ペアならびに折返し 点のバイアス供給のためにLCタンク回路を適用 している。この構成により,MOSトランジスタ



図 8 Gilbert セルミキサ



RF differential pair is folded using a PMOS pair & LC-tanks. ---> No transistor stacking: Low-voltage operation with <1-V supply ---> Bias currents are independently optimized: RF and LO pairs

図 9 LC タンク折返しミキサ



図 10 LC タンク折返しミキサの特性 の縦積みを無くすることが初めて可能となった。 これにより 2GHz 帯 RF 信号に対して 1V~0.5V でのミキサ動作を実現できる。折返しにより電流 パスは増加するが,バイアス点,トランジスタサ イズを RF と LO ポートとで独立に最適化できる ので電流増加は小さい。図 10 には試作したミキ サの変換利得と雑音指数を示す。1V では十分な 利得(約 7dB)があり各種システムに利用できる。 消費電力は 19mW (@1V)である。

ローカル発振器(LO)に用いる電圧制御発振 器(VCO)には,低電力動作と共に不要波の受信, 送信につながる位相雑音の低減が要求される。そ こで,LC タンク回路を共振器に用いた負性トラ ンスコンダクタンス構成が IC 化では良く用いら れる。図 11 に 1V 動作の VCO を示す [4]。低電 圧動作を実現するために,負性トランスコンダク タンス(逆数が負性抵抗)を生成する正帰還ペア に,ノンドープ形のデプレッショントランジスタ を用いた。同様に出力バッファには,デプレッシ ョントランジスタを用いた相補形ソースフォロ アを適用している。図 12 には 2GHz で発振させ たときの位相雑音の実測値を示す。消費電力は 7mW(@1V)である。1MHz オフセット周波数





で,-110dBc 以下と Bluetooth 等に適用できるレ ベルである。オフセット周波数が 100kHz 以上で は 1/f 雑音のアップコンバージョンの影響はほと んど見られない。

4.2 1V 動作イメージ抑圧形受信機

LC タンク折返し技術を更に発展させて, low-IF 構成を用いた 1V, 2GHz 動作のイメージ 抑圧形受信機を開発した [8]。LNA とイメージ抑 圧形ミキサ(直交ミキサとポリフェーズフィル タ)で構成されており(図13),図4のBluetooth 用トランシーバ等に適用可能である。図14 は直 交ミキサであるが,シングル-差動変換回路は NMOS により構成し, I/Q(直交)ミキシング部



へ AC 結合している点が図9と異なる。更に,I/Q ミキサはノードA,Bで共通化され,イメージ抑 圧比の向上とチップサイズの節約を図っている。 RF入力差動ペアはA級動作させるが,LO用差 動ペアはB級動作でよいので,折返し構成による バイアス電流の増加は小さい。実際,図15に示 すように,LO用差動ペアが閾値付近にバイアス されているときに変換利得が最大となる。ポリフ ェーズフィルタは直交したローカル発振信号 (LO)発生とイメージ波の抑圧に用いている一 種のRCフィルタである[17]。

0.2µm CMOS/SOI を用いて, 2.2 x 3.8 mm の チップサイズに収まっている。図 16 に示すよう にイメージ抑圧比が 50dB 弱(信号電力比で約5 桁),消費電力は 12mW を実現し,ニッケル水素 系電池1本による動作の見通しを得た。









5. Bluetooth 向け RF トランシーバ / 受信機

5.1 1V 動作 Bluetooth 用 RF トランシーバ

0.2um CMOS/SOI を用いて実現した,1V 動作 の Bluetooth 用 RF トランシーバのブロック図を 図 17 に示す [18, 19]。ミキサを始めとする要素 回路には4章で述べた構成を適用して1V 動作を 実現している。送信機では,gm-C 構成の





図 17 1V 動作 Bluetooth トランシーバ Gaussian フィルタで波形整形したベースバンド 信号により,2.4GHz 帯 VCO を直接 GFSK (Gaussian-filtered Frequency Shift Keying) 変 調している。このとき,PLL シンセサイザはオー プンループ状態に保たれている。変調された VCO 出力はバッファアンプ(Buff)とパワーアンプ (PA)で増幅され,1mW(0dBm)程度の送信 出力(Class 3)が得られる。PAにはLNA 同様 にカスコードアンプを用いている。Bluetoothは, 送受信が時間軸上で交互に実行される TDD (Time Division Duplex)方式なので,MOS FET の特長を生かすことができる送受信切換えスイ ッチまで集積化している。

省電力化を目的として、受信機では外付け SAW (Surface Acoustic Wave)フィルタをチャネル選 択に用いたスーパーヘテロダイン方式を採用し た。SAW フィルタの特性から中間周波数(IF) を 110MHz と高く設定するので、外付け RF フィ ルタとイメージ抑圧ミキサ(IRM)により十分な イメージ抑圧比を得ることができる。IF 帯での処 理を低消費電力で実行するために、再度 6MHz への周波数変換を行い、第2の IF 信号を得てい る。第2の LO 信号である 104MHz は、水晶発振 器の 13MHz 信号を 8 逓倍して発生している。 GFSK 変調波は包絡線が一定であるので,第2の IF 信号をリミッタアンプで十分なレベルへ増幅 した後に,クアドラチャ検波方式による復調器で ディジタルベースバンド信号に戻している。リミ ッタアンプは受信信号強度(RSSI)出力も備えて いる。外付け部品はRFフィルタ,IF帯SAWフ ィルタ,PLLのループフィルタ,水晶発振器と少 ないのでRF モジュールの省面積・低コスト化に も適している。

以下では VCO の構成とトランシーバの特性に ついて具体的に述べる。周波数レンジ切換え型 VCOとチャージポンプの回路図を図 18(a)に示す。 VCOはLCタンクを用いたCMOS差動型であり, 正帰還をかけた PMOS 並びに NMOS ペアにより 負性抵抗を発生させている。バラクタには NMOS FET のゲート容量を用いており,帰還ループ用, 周波数レンジ切替え用,GFSK 変調用の3種類が 並列に接続されている。図 18 の右図に示すよう に, IF 周波数に相当する 110MHz の周波数シフ トが送受信間で必要なので, TX-RX Switch バラ クタのゲート電圧を 0V と VDD=1V で切替えて いる。このようにすると,ループフィルタ出力電 圧は送受間でほとんど変化しないので,高速の周 波数レンジ切替えが可能である。チャージポンプ の PMOS 及び NMOS 電流源は, ノンドープ型の デプレッショントランジスタで構成しており,1V の低電圧動作においても定電流領域を 0.3~0.7V の出力電圧範囲で確保することができる。

受信特性はビット誤り率(BER)で評価してい る。外付けの RF 並びに IF フィルタを接続した 状態で評価した特性を図 19 に示す。BER が 0.1% のときの受信信号レベル(受信感度)は-77dBm であり, Bluetooth 規格の-70dBm に対して十分 なマージンを持つ。データ通信で特に重要になる



図 18 周波数レンジ切り替え形 VCO



図 20 チップ写真

BER が 10⁻⁶ 以下の領域は ,-65dBm の入力で実現 できる。さらに , -10dBm 以上の大信号を入力し た場合でも BER の劣化はほとんど見られない。 これは ,IF フィルタに受動フィルタを用いている 大きな特長といえる。アクティブフィルタの場合 , 回路特性の飽和が生じるので大信号に対して弱 くなる。チップ写真を図 20 に示す。消費電力は 受信時に 53mW ,送信時に 33mW で ,単純平均 では 43mW となる。チップサイズは 5 x 5 mm² である。

5.2 複素 BPF を用いた low-IF 受信機

部品点数を更に削減して RF モジュールの低コ スト・省面積化を図るためには, IF フィルタのオ ンチップ化が必須となる。そこで,本節では 0.2um CMOS/SOI を用いて実現した,複素バン ドパスフィルタ内蔵の 1V動作可能な low-IF 受信 機について述べる [20]。受信機のブロック図を図 21 に示す。RF ブロック内の回路構成は,5.1 の RF トランシーバとほぼ同じである。ただし, IF 周波数を 2MHz まで落としている。複素 BPF は gm-C フィルタにより構成している。複素 BPF は



図 21 複素 BPF を用いた low-IF 受信機



図 22 gm-C フィルタの動作原理

直交出力を持つので,周波数逓倍回路により中心 周波数を4MHzに上げることで,変調度を2倍に できる新たな構成を用いている。この手法により 受信感度を向上できる。本受信機はプロトタイプ なので,PLLシンセサイザ,複素 BPFの自動調 整回路及びFSK 復調器は内蔵していない。

最初に gm-C フィルタ (アクティブフィルタの 一種)の基本原理を図22に示す。LCフィルタの インダクタをgm セルと容量Cで置換することで 実現できる。例えばgmセルはトランジスタの線 形領域動作で実現できる。次に複素 BPF の基本 原理を図 23 を用いて説明する。ローパスフィル タ(LPF), H(j)をベースに,正負非対称な周波 数シフトを行うことで,正周波数領域でバンドパ ス特性を示し,イメージ信号が存在する負周波数 領域では減衰特性を示す複素 BPF, H(i(- o)) を実現できる (図 23 の上図)[21]。この構成は アクティブポリフェーズフィルタと呼ばれる。周 波数シフトを実現する具体的な手法を,図23の 下図に示す。直交電圧信号 jv をトランスコンダク タンス,- oC により電流信号へ変換した後,容 量で同相信号 v と電流加算することで,等価的に 周波数シフト特性 j(- o)C が実現できる。実際





図 24 複素 BPF のブロック図

の回路図を図 24 に示す。基本の LPF は,カット オフ周波数が 0.5MHz の 5 次の Butterwoth フィ ルタである。中間部の gm セルにより 2MHz の周 波数シフトを行っている。1V 動作を可能にした 実際の gm セルを図 25 に示す。線形領域にバイ アスしたデプレッション型 PMOS を入力部に用 い,カレントミラーで折返す構成である。

RF 入力から複素 BPF 出力までの,評価特性を 図 26 に示す。帯域内でのイメージ抑圧比は 36dB





図 27 BER 特性

が得られており, Bluetooth では十分なマージン がある。BPF 自身にも利得(12dB)を持たせる ことができるのがアクティブフィルタの特長で あり, LNA からの BPF までの総合利得は 33dB である。次に,市販の FSK 復調 IC (Motorola MC13055)を用いて,本受信機の IF 出力を復調 することで BER を実測した(図 27)。1Mbps の GFSK 変調波を用いており,周波数逓倍がある場 合は BER=0.1%点で-76.5dBm の受信感度が得ら れている。この値は Bluetooth 規格の-70dBm に 対して十分なマージンを持つ。同図には周波数逓 倍の有無による特性の違いも示している。提案し た周波数逓倍方式により,BER=0.01%点では 2.2dB の感度向上,BER=0.001%点では 3dB の感 度向上が実現されている。

6. むすび

本論文では,初めに RF-CMOS 回路の現状につ いて, RF トランシーバのアーキテクチャから解 説した。2000 年以降, Bluetooth を中心に高集積 化, ワンチップ化が急速に進展している。

続いて LC タンクを用いた低電圧 RF 回路技術 について, LNA, ミキサ, VCO を中心に設計手 法を示した。最後に,上記回路技術と CMOS/SOI の相乗効果により, Bluetooth などの近距離無線 システムに適した 1V 動作の受信機,RF トランシ ーバが実現可能であることを示した。

完全空乏形 CMOS/SOI デバイスの大きな特長 は,低電圧化による RF/アナログ回路の省電力化 に適していることである。

今後,ブロードバンド,ユビキタスをキーワー ドに,5GHz帯もカバーするマルチバンドトラン シーバ,ソフトウエア無線,UWB [22]等に RF-CMOS 技術が適用され,"RF System on a Chip"化が益々加速されるものと考える。

謝辞

本研究を進めるにあたって終始ご指導いただ いたスマートデバイス研究部 門部長に深く感謝 します。

文献

- A. A. Abidi, "Direct-Conversion Radio Transceiver for Digital Communications," *IEEE J. Solid-State Circuits*, vol. 30, no. 12, pp. 1399-1410, Dec., 1995.
- [2] J. C. Rudell, J.-J. Ou, T. B. Cho, G. Chien, F. Brianti, J. A. Weldon, and P. Gray, "A 1.9-GHz Wide-Band IF Double Conversion CMOS Receiver for Cordless Telephone Applications," *IEEE J. Solid-State Circuits*, vol. 32, no. 12, pp. 2071-2088, Dec, 1997.
- [3] M. Steyaert, J. Janssens, B. De Muer, M. Borremans, and N. Itoh, "A 2V CMOS Cellular Transceiver Front-End," 2000 IEEE Int'l Solid-State Circuits Conference, 8.3, pp. 142-143, Feb., 2000.
- [4] M. Harada, T. Tsukahara, and J. Yamada, "0.5-1V 2-GHz RF Front-End Circuits in CMOS/SIMOX," 2000 IEEE Int'l Solid-State Circuits Conference, 23.2, pp. 378-379, Feb., 2000.
- [5] http://www.CambridgeSiliconRadio.com
- [6] A. Ajjikuttira, C. Leung, E-S. Khoo, M. Choke, R. Singh, T-W. Teo, B-C Chuan, J-H. See, H-S. Yap, P-B. Leong, C-T. Law, M. Itoh, A. Yoshida, Y. Yoshida, A. Tamura,

and H. Nakamura, "A Fully-Integrated CMOS RFIC for Bluetooth Applications," *2001 IEEE Int'l Solid-State Circuits Conference*, 13.2, pp. 198-199, Feb., 2001.

- [7] H. Komurasaki, T. Heima, T. Miwa, K. Yamamoto, H. Wakada, I. Yasui, M. Ono, T. Sano, H. Sato, T. Miki, and N. Kato, "A 1.8-V Operation RFCMOS Transceiver for Bluetooth," *2002 Symposium on VLSI Circuits*, 17.2, pp. 230-233, June, 2002.
- [8] M. Ugajin, J. Kodate, and T. Tsukahara, "A 1-V 12-mW Receiver with 49-dB Image Rejection in CMOS/SIMOX," 2001 IEEE Int'l Solid-State Circuits Conference, 18.3, pp. 288-289, Feb., 2001.
- [9] D. Su, M. Zargari, P. Yue, S. Rabii, D. Weber, B. Kaczynski, S. Mehta, K. Singh, S. Mendis, and B. Wooley, "A 5-GHz CMOS Transceiver for IEEE 802.11a Wireless LAN," 2002 IEEE Int'l Solid-State Circuits Conference, 5.4, pp. 92-93, Feb., 2002.
- [10] A. Behzad, L. Lin, Z. Shi, S. Anand, K. Carter, M. Kappes, E. Lin, T. Nguyen, D. Yaun, S. Wu, Y.C. Wong, V. Fong, and A. Rofougaran, "Direct-Conversion CMOS Transceiver with Automatic Frequency Control for 802.11a Wireless LANs," 2003 IEEE Int'l Solid-State Circuits Conference, 20.4, pp. 356-357, Feb., 2003.
- [11] 例えば,黒田忠広監訳,"RFマイクロエレクトロニクス,"丸善,2002.
- [12] J. Kodate, M. Ugajin, T. Tsukahara, T. Douseki, N. Sato, T. Okabe, K. Ohmi, and T. Yonehara, "A 2.4-GHz/5GHz CMOS Low Noise Amplifier with High-Resistivity ELTRAN SOI-Epi Wafers," 2002 IEEE MTT-S Digest, pp. 1419-1422, June, 2002.
- [13] A. O. Adan, S. Shitara, N. Tanba, M. Fukui, and T. Yoshimasu, "Linearity and Low-Noise Performance of SOIMOSFETs for RF Applications," *Proc. 2000 IEEE Int. SOI Conf.*, pp. 30-31, 2000.
- [14] H. Jin, C. Andre, and T. Salama, "A 1-V 1.9-GHz CDMA, CMOS on SOI, Low Noise Amplifier," *Proc. 2000 IEEE Int. SOI Conf.*, pp. 102-103, 2000.

- [15] J-P. Colinge, "Fully-Depleted SOI CMOS for Analog Applications," *IEEE Trans. Electron Devices*, vol. 45, no. 5, pp. 1010-1016, May, 1998.
- [16] D. K. Weaver, "A Third Method of Generation and Detection of Single-Sideband Signals," *Proceedings of IRE*, vol. 44, pp.1703-1705, Dec., 1956.
- [17] M. J. Gingel, "Single Sideband Modulation using Sequence Asymmetric Polyphase Network," *Electrical Commun.*, vol. 48, no. 1-2, pp. 21-25, 1973.
- [18] M. Ugajin, A. Yamagishi, J. Kodate, M. Harada, and T. Tsukahara, "A 1-V CMOS/SOI Bluetooth RF Transceiver for Compact Mobile Applications," 2003 Symposium on VLSI Circuits, 10.1, pp. 123-126, June, 2003.
- [19] A. Yamagishi, M. Ugajin, and T. Tsukahara, "A 1-V 2.4-GHz PLL Synthesizer with a Fully Differential Prescaler and Low-Off-Leakage Charge Pump," *2003 IEEE MTT-S Digest*, WE-A4-5, pp. 733-736, June, 2003.
- [20] M. Ugajin and T. Tsukahara, "A 1-V 2.4-GHz FSK Receiver with a Complex BPF and a Frequency Doubler in CMOC/SOI," 2003 IEEE Custom Integrated Circuits Conference, pp. 151-154, Sept 2003.
- [21] P. Andreani, S. Mattisson, and B. Essink, "A CMOS gm-C Polyphase Filter with High Image Band Rejection," *26th European Solid-State Circuits Conference*, pp. 244-247, Sept. 2000.
- [22] A. Kasamatsu, A. Tanaka, H. Kodama, S. Tanoi, Y. Kaizaki, J. Nakada, M. Hagio, Y. Kuraishi, K. Li, H. Utagawa, T. Matsui, and R. Kohno, "Overview of Experimental Device Implementation in CRL UWB R&D Consortium," 2004 Int'l Workshop on Ultra Wideband Systems, pp. 241-247, May 2004.