

# CMOS RF トランシーバの構成法

## Design Examples of CMOS RF Transceivers

東原 恒夫\*, 宇賀神 守, 山岸 明洋, 小館 淳一, 原田 充  
Tsuneo Tsukahara\*, Mamoru Ugajin, Akihiro Yamagishi,  
Junichi Kodate, and Mitsuru Harada

NTTマイクロシステムインテグレーション研究所  
〒243-0198 神奈川県厚木市森の里若宮 3-1  
NTT Microsystem Integration Laboratories  
3-1 Morinosato Wakamiya, Atsugi-shi, Kanagawa, 243-0198, Japan  
\*E-mail: tsuka@aecl.ntt.co.jp

**Abstract:** This tutorial paper presents design methodology for CMOS RF transceivers. First, transceiver architectures suitable for single-chip implementation are introduced. After briefly describing characteristics of on-chip inductors, low-voltage, low-power CMOS RF circuits using the LC-tank folding technique are discussed. Finally, a Bluetooth transceiver and 2.4-GHz-band low-IF receiver using complex band-pass filters, both of which can operate at a low voltage of 1 V, are presented.

### 1. まえがき

携帯電話を牽引役として無線システムの普及、発展は著しい。携帯電話は既に第3世代(3G)に入っており高ビットレート化が着実に進んでいる。一方、ユビキタス時代へ向けての新しい動きは、Bluetooth や無線 LAN に代表される近距離無線システムの登場である。これらのシステムの普及には低消費電力で低コストな IC / LSI が不可欠となってくる。CMOS 技術の着実な微細化の進展により、GHz 動作の RF 回路までもが CMOS 技術の射程距離に入ってきている。

近年の CMOS 無線用トランシーバの性能向上には目覚ましいものがあり、特に Bluetooth や無線 LAN に対応した CMOS トランシーバの学会発表、製品アナウンスが相次いでいる[1-10]。2.4 GHz 帯を用いる Bluetooth や IEEE 802.11b (無線 LAN) のみならず、より高い性能が要求される 5 GHz 帯の IEEE 802.11a (無線 LAN) 用 CMOS トランシーバも報告されている[9, 10]。この CMOS RF-IC の目覚ましい性能向上は、デジタル回路の高速化を目的とした CMOS プロセスの微細化、MOS デバイスの高性能化に負うところが大きい。微細 CMOS プロセスを使用することで 2~5GHz 帯の RF-IC を実現可能になってきている。更にベースバンド (Baseband: BB) 回路

との一体化を含む高集積化を指向して、CMOS RF-IC では、ワンチップ化に適した種々のトランシーバアーキテクチャが検討されている[1-3, 6, 7, 9]。

RF トランシーバの低消費電力化への要求は高く、特に微細 CMOS を用いる場合、BB 回路との一体化を見据えて、低電圧動作による省電力化が有力な手法である。現在は 1.8V 動作が主流となってきたが、RF 回路へも今後更なる低電圧動作(1V 程度)が要求されてくると考えられる。

RF-IC においては MOS デバイスの高性能化のみでは、IC 全体の性能向上には限界がある。デジタル回路とは異なり、オンチップのインダクタ素子、高精度の容量素子などのアナログ受動素子を多用しているためである[11]。特にオンチップインダクタは、シリコン基板の寄生効果はその特性に大きく影響を及ぼし、プロセス微細化のみでは特性向上に限界がある。この問題は、SOI 基板を使用した CMOS プロセス (CMOS/SOI プロセス) を用いることで回避できる。CMOS/SOI では、高抵抗基板の使用が比較的容易である。絶縁膜により素子が完全分離されているために、基板抵抗が異なる場合にもプロセスの変更なしにデバイスを作製することができる。このような特長を生かし、CMOS/SOI で高抵抗基板を用いた RF-IC

[12-14]も報告されている。特に、完全空乏形 SOI デバイスでは、低電流時の単位電流当たりのトランスコンダクタンス、 $gm/Id$  がバルク CMOS より大きいので[15]、RF / アナログ回路の低電圧・省電力化に適している。更に、理想的な 3 端子素子に近く基板バイアス効果が小さいことも低電圧動作に向けた重要な特長である。

2 章ではワンチップ化に適した RF トランシーバのアーキテクチャを解説する。3 章ではオンチップインダクタの構成例と高抵抗基板の効果等を述べる。4 章では、低電圧 RF 回路技術について、低雑音アンプ (LNA), LC タンク折返しミキサ、電圧制御発振器 (VCO) を中心に設計手法と試作結果を示した後に、1V 動作のイメージ抑圧受信機の試作例を述べる。5 章では、以上の要素回路を用いて実現した 1V 動作可能な Bluetooth 用 RF トランシーバ並びに複素バンドパスフィルタ (BPF) を用いた low-IF 受信機を紹介する。

## 2. CMOS RF トランシーバのアーキテクチャ

従来、無線システムの中では図 1 のスーパーヘテロダイン方式が主流を占めていた。真空管時代に米国のアームストロング (Armstrong) によって発明された方式であるが、外付けフィルタとの組合せにより、優れた信号選択度と高感度性を示す。受信機では RF 周波数を一度、中間周波、IF (Intermediate Frequency) に変換するので、イメージ妨害という欠点を持っている。イメージ妨害波は IF 周波数の 2 倍離れたところに位置し、同じ IF 周波数に変換されるので、希望信号に妨害を与えることになる (図 1 の下図)。そこで、イメージ波を抑圧するために外付けのバンドパ




図 1 スーパーヘテロダイン方式




図 2 ダイレクトコンバージョン方式




図 3 広帯域 IF 形受信機

スフィルタ (BPF) が更に必要となる。送信機でも変調を IF 周波数で行った後に、RF 周波数へ変換している。このように、スーパーヘテロダイン方式では不要波を抑圧するための外付けフィルタが不可欠であり、小型化と低コスト化の課題が大きい。更に、外付けフィルタの中心周波数、帯域は固定なので、複数の伝送レートを使いわけような、今後想定される新しい用途には適さない。

そこで外付け部品を極力減らすために、ワンチップ化に適したトランシーバ構成法が提案されている。第一に、RF 信号を直接 BB 信号に変換するダイレクトコンバージョン方式がある (図 2) [1, 10]。IF 信号が無いので、イメージ波による妨害が無いというメリットがある。チャンネル選択は BB のローパスフィルタで行われる。しかし、BB 信号での直流オフセット除去回路が必要になり回路が複雑化する。但し、最も汎用的な構成であり、全ての無線システムに適用できる可能性がある。

第二の手法は広帯域 IF [2] 又は sliding-IF 構成である [9]。図 3 には広帯域 IF 構成の受信機のみを示している。VCO の位相雑音特性を最適化し易くするために LO1 周波数は固定として、LO2

を可変にしてチャンネル選択を行う。スーパーヘテロダイナ方式と同様に周波数変換を伴うが、IF 周波数は 100 ~ 200MHz の可変特性を持つ。ウィーバ (Weaver) の構成 [16] を適用してイメージ抑圧を行う。希望波とイメージ波は、位相平面で見ると反対方向に回転するので、複素信号処理で区別することができる (図 3 の挿入図)。イメージ波を抑圧するためには、互いに 90° 位相のずれた正弦波信号と二つの RF ミキサを用い、希望波とイメージ波を複素信号として区別した後に、IF 帯アナログ複素ミキサ (乗算器) においてイメージ波のみをキャンセルする。希望 IF 波を  $e^{j \text{IF}t}$ 、イメージ IF 波を  $e^{-j \text{IF}t}$  と置くと、ベースバンド帯域 (DC 近傍) には希望波がシフトし、イメージ波は LO2 周波数の 2 倍のところにシフトするので、ローパスフィルタで希望波のみを取出すことができる。

- ・希望波 :  $e^{j(\text{IF} - \text{LO2})t} = e^{0t}$  DC 近傍
- ・イメージ波 :  $e^{-j(\text{IF} + \text{LO2})t} = e^{-j(2 \text{LO2})t}$  高周波

RF から BB まで信号はチップ外には出ず、チャンネル選択は BB のローパスフィルタで行われる。送信系も同様に構成できアップコンバージョンに伴う不要サイドバンドを抑圧できる [9]。この構成も汎用的な構成であり、全ての無線システムに適用できる可能性がある。文献 9 の sliding-IF 構成では、 $f_{\text{LO1}} = 4$   $f_{\text{LO2}} = 4$ GHz 帯の関係を保つように、一つの VCO から二つの LO 信号を発生している点が異なっているが、本質的には広帯域 IF 構成と同じである。

第三の手法は、low-IF 構成である [3, 6-8, 20]。RF 信号を一旦、数 MHz 以下の低い IF 周波数に変換し、チャンネル選択と増幅を行う。イメージ抑圧回路は必要であるが、直流オフセットの問題は回避できる。従って、低コスト化が特に要求され




図 4 low-IF 方式


る Bluetooth などでは主流の方式になっている。受信機に low-IF 構成を用いた Bluetooth 向けの RF トランシーバのブロック図を図 4 に示す。パワーアンプ (PA) も内蔵され高集積化が最も進んでいる。イメージ抑圧ミキサは 4.2 並びに 5.2 で述べる構成が代表的である。チャンネル選択は IF 帯の BPF で行っている。但し、この構成はイメージ抑圧のスペックがゆるい Bluetooth などのシステムにのみ適用可能である。2000 年から現在にかけて Bluetooth を中心に CMOS RF トランシーバの製品アナウンス、論文発表が活発になってきた。ただし、現状では 1 チップにすることに主眼が置かれており、消費電力は 100mW 以上と大きく、省電力化に関してはまだ十分ではない。

RF トランシーバの中で、PA はエネルギー変換デバイスであり、高効率化により低電力化を行う。近距離通信になると、PA の出力が小さくて済むので (Bluetooth の Class 3 では 1mW 程度)、その他の RF 回路における消費電力の割合が圧倒的に大きくなる。RF 回路はアナログ回路なので、特性を維持するためには消費電流を一定に保つ必要がある。従って、低電圧動作による低電力化が有力な手段であり、これは CMOS/SOI の特長を出しやすいアプローチである。3 章から 5 章では、1V までの低電圧動作が可能な RF 回路、トランシーバの設計・試作例を述べる。

### 3. オンチップインダクタの特性

シリコン基板上的インダクタは RF 回路の重要かつ特徴的な受動素子である。図 5 に示すようにアルミ配線をスパイラル状に巻いて形成する。配線抵抗値が Q 値を決めるので、多層配線をスタック状に構成するのが標準的である。インダクタの Q 値は (1) 式で与えられる。rs は配線の直流抵抗と

- 5-layer metal process
- > 2/3/4/5 layers stacked
- W = 20 μm, S = 4 μm,
- 2.5 turns



rs(f): Metal skin effects and loss in Si substrate are included.




図 5 オンチップインダクタ

表皮効果成分，並びにシリコン基板内でのロス（容量性結合ならびに渦電流生成による信号ロス）で決定される。

$$Q = \frac{\omega L}{r_s} \quad (1)$$

したがって，配線の厚膜化と高抵抗基板の利用は Q 値の増加に有効である。図 5 は 5 層配線の 0.2 $\mu$ m CMOS/SIMOX プロセス(酸素イオン注入を用いた SOI 基板を使用)の例である。2 層から 4 層を同じ形でスタックしており，膜厚は約 4 $\mu$ m である。Q のピーク値は，通常抵抗基板（30～40 $\Omega$ cm：Normal）で 9.5，高抵抗基板（1k $\Omega$ cm 以上：High-R）で 11 が得られた。高抵抗基板での改善度が小さいのは，LSI プロセス後の基板抵抗の制御が十分ではないためと判断している。

#### 4. 低電圧・省電力 RF 回路技術

##### 4.1 LC タンク折返しを特徴とする低電圧 RF 回路技術

RF システムの特徴として，RF 周波数は高いが，BB 周波数は低いので狭帯域である点が挙げられる。そこで，インダクタと容量から成る LC 同調回路（タンク回路）を負荷回路とすることで低電圧・低電力動作が可能となる。一方，共振周波数では，交流的なインピーダンスが  $z_0 = R_s Q^2$  と大きくなるので，LC タンク回路は交流的な電流源ととらえることもできる（図 6）。ここで， $R_s$  はインダクタの直流抵抗である。図 6 (b)には実測値も示すが，直流抵抗で 5 $\Omega$ 程度のインピーダンスが共振時には約 250 $\Omega$ となっている。以下で述べる要素回路特性の実測値は，0.2 $\mu$ m CMOS/SOI による試作結果に基づく。




図 6 LC タンク回路 (a) 等価回路，  
(b) インピーダンス特性

図 7 はトランジスタを 2 段縦積みにして高周波特性を向上したカスコードタイプの LNA である。ソースインダクタ  $L_s$  により 50 $\Omega$ へのインピーダンスマッチングを行い，入力パッドにはシールド構造を用い特性の向上を図った。SOI デバイスでは基板バイアス効果が小さいので，この回路でも 1V 動作が実現できる。試作した回路の特性を同様に図 7 のグラフに示す。消費電力が 5.5mW（@1V）のとき，13dB 以上の利得，2.5dB の雑音指数（NF）が 2.4GHz 帯で得られている。一方，カスコード構成ではない通常のソース接地形では，2 倍以上の消費電力が必要となる。




図 7 カスコード形 LNA

周波数変換を行う従来のギルバート（Gilbert）セルミキサ回路では，動作電圧が約 0.7V 程度の MOS トランジスタを電源とグランド間に 3 段縦積みにしてアナログ乗算を実行していた（図 8）。この制限のために，電源電圧を 2V 以下に下げることができなかった。そこで，LC タンク回路を交流的な電流源として用いることにより，直流ドロップを減らすことのできる図 9 の LC タンク折返し技術を開発した [4]。図 9 はミキサ回路に適用した例であり，ギルバートセルミキサを相補形構成にして折返し，RF 差動ペアならびに折返し点のバイアス供給のために LC タンク回路を適用している。この構成により，MOS トランジスタ





図 8 Gilbert セルミキサ



RF differential pair is folded using a PMOS pair & LC-tanks.  
 --> No transistor stacking: Low-voltage operation with <1-V supply  
 --> Bias currents are independently optimized: RF and LO pairs

図9 LCタンク折返しミキサ




図10 LCタンク折返しミキサの特性

の縦積みを無くすることが初めて可能となった。これにより2GHz帯RF信号に対して1V~0.5Vでのミキサ動作を実現できる。折返しにより電流パスは増加するが、バイアス点、トランジスタサイズをRFとLOポートとで独立に最適化できるので電流増加は小さい。図10には試作したミキサの変換利得と雑音指数を示す。1Vでは十分な利得(約7dB)があり各種システムに利用できる。消費電力は19mW(@1V)である。

ローカル発振器(LO)に用いる電圧制御発振器(VCO)には、低電力動作と共に不要波の受信、送信につながる位相雑音の低減が要求される。そこで、LCタンク回路を共振器に用いた負性トランスコンダクタンス構成がIC化では良く用いられる。図11に1V動作のVCOを示す[4]。低電圧動作を実現するために、負性トランスコンダクタンス(逆数が負性抵抗)を生成する正帰還ペアに、ノンドープ形のデプレッショントランジスタを用いた。同様に出力バッファには、デプレッショントランジスタを用いた相補形ソースフォロアを適用している。図12には2GHzで発振させたときの位相雑音の実測値を示す。消費電力は7mW(@1V)である。1MHzオフセット周波数




図11 LCタンクVCOの構成




図12 VCOの位相雑音

で、-110dBc以下とBluetooth等に適用できるレベルである。オフセット周波数が100kHz以上では1/f雑音のアップコンバージョンの影響はほとんど見られない。

#### 4.2 1V動作イメージ抑圧形受信機

LCタンク折返し技術を更に発展させて、low-IF構成を用いた1V、2GHz動作のイメージ抑圧形受信機を開発した[8]。LNAとイメージ抑圧形ミキサ(直交ミキサとポリフェーズフィルタ)で構成されており(図13)、図4のBluetooth用トランシーバ等に適用可能である。図14は直交ミキサであるが、シングル-差動変換回路はNMOSにより構成し、I/Q(直交)ミキシング部




図13 イメージ抑圧形受信機

へ AC 結合している点が図 9 と異なる。更に, I/Q ミキサはノード A, B で共通化され, イメージ抑圧比の向上とチップサイズの節約を図っている。RF 入力差動ペアは A 級動作させるが, LO 用差動ペアは B 級動作でよいので, 折返し構成によるバイアス電流の増加は小さい。実際, 図 15 に示すように, LO 用差動ペアが閾値付近にバイアスされているときに変換利得が最大となる。ポリフェーズフィルタは直交したローカル発振信号 (LO) 発生とイメージ波の抑圧に用いている一種の RC フィルタである [17]。

0.2 $\mu$ m CMOS/SOI を用いて, 2.2 x 3.8 mm のチップサイズに収まっている。図 16 に示すようにイメージ抑圧比が 50dB 弱 (信号電力比で約 5 桁), 消費電力は 12mW を実現し, ニッケル水素系電池 1 本による動作の見通しを得た。




図 14 直交ミキサ




図 15 変換利得の LO バイアス依存性

## 5. Bluetooth 向け RF トランシーバ / 受信機

### 5.1 1V 動作 Bluetooth 用 RF トランシーバ

0.2 $\mu$ m CMOS/SOI を用いて実現した, 1V 動作の Bluetooth 用 RF トランシーバのブロック図を図 17 に示す [18, 19]。ミキサを始めとする要素回路には 4 章で述べた構成を適用して 1V 動作を実現している。送信機では, gm-C 構成の




図 16 イメージ抑圧特性




図 17 1V 動作 Bluetooth トランシーバ

Gaussian フィルタで波形整形したベースバンド信号により, 2.4GHz 帯 VCO を直接 GFSK (Gaussian-filtered Frequency Shift Keying) 変調している。このとき, PLL シンセサイザはオープンループ状態に保たれている。変調された VCO 出力はバッファンプ (Buff) とパワーンプ (PA) で増幅され, 1mW (0dBm) 程度の送信出力 (Class 3) が得られる。PA には LNA 同様にカスコードンプを用いている。Bluetooth は, 送受信が時間軸上で交互に実行される TDD (Time Division Duplex)方式なので, MOS FET の長を生かすことができる送受信切換スイッチまで集積化している。

省電力化を目的として, 受信機では外付け SAW (Surface Acoustic Wave) フィルタをチャンネル選択に用いたスーパーヘテロダイン方式を採用した。SAW フィルタの特性から中間周波数 (IF) を 110MHz と高く設定するので, 外付け RF フィルタとイメージ抑圧ミキサ (IRM) により十分なイメージ抑圧比を得ることができる。IF 帯での処理を低消費電力で実行するために, 再度 6MHz への周波数変換を行い, 第 2 の IF 信号を得ている。第 2 の LO 信号である 104MHz は, 水晶発振

器の 13MHz 信号を 8 乗倍して発生している。GFSK 変調波は包絡線が一定であるので、第 2 の IF 信号をリミッタンプで十分なレベルへ増幅した後に、クアドラチャ検波方式による復調器でデジタルベースバンド信号に戻している。リミッタンプは受信信号強度 (RSSI) 出力も備えている。外付け部品は RF フィルタ、IF 帯 SAW フィルタ、PLL のループフィルタ、水晶発振器と少ないので RF モジュールの省面積・低コスト化にも適している。

以下では VCO の構成とトランシーバの特性について具体的に述べる。周波数レンジ切換え型 VCO とチャージポンプの回路図を図 18(a) に示す。VCO は LC タンクを用いた CMOS 差動型であり、正帰還をかけた PMOS 並びに NMOS ペアにより負性抵抗を発生させている。パラクタには NMOS FET のゲート容量を用いており、帰還ループ用、周波数レンジ切替え用、GFSK 変調用の 3 種類が並列に接続されている。図 18 の右図に示すように、IF 周波数に相当する 110MHz の周波数シフトが送受信間で必要なので、TX-RX Switch パラクタのゲート電圧を 0V と VDD=1V で切替えている。このようにすると、ループフィルタ出力電圧は送受信間でほとんど変化しないので、高速の周波数レンジ切替えが可能である。チャージポンプの PMOS 及び NMOS 電流源は、ノンドープ型のデプレッショントランジスタで構成しており、1V の低電圧動作においても定電流領域を 0.3~0.7V の出力電圧範囲で確保することができる。

受信特性はビット誤り率 (BER) で評価している。外付けの RF 並びに IF フィルタを接続した状態で評価した特性を図 19 に示す。BER が 0.1% のときの受信信号レベル (受信感度) は -77dBm であり、Bluetooth 規格の -70dBm に対して十分なマージンを持つ。データ通信で特に重要になる




図 18 周波数レンジ切り替え形 VCO




図 19 感度特性




図 20 チップ写真

BER が  $10^{-6}$  以下の領域は -65dBm の入力でも実現できる。さらに、-10dBm 以上の大信号を入力した場合でも BER の劣化はほとんど見られない。これは、IF フィルタに受動フィルタを用いている大きな特長といえる。アクティブフィルタの場合、回路特性の飽和が生じるので大信号に対して弱くなる。チップ写真を図 20 に示す。消費電力は受信時に 53mW、送信時に 33mW で、単純平均では 43mW となる。チップサイズは  $5 \times 5 \text{ mm}^2$  である。

## 5.2 複素 BPF を用いた low-IF 受信機

部品点数を更に削減して RF モジュールの低コスト・省面積化を図るためには、IF フィルタのオンチップ化が必須となる。そこで、本節では 0.2 $\mu\text{m}$  CMOS/SOI を用いて実現した、複素バンドパスフィルタ内蔵の 1V 動作可能な low-IF 受信機について述べる [20]。受信機のブロック図を図 21 に示す。RF ブロック内の回路構成は、5.1 の RF トランシーバとほぼ同じである。ただし、IF 周波数を 2MHz まで落としている。複素 BPF は gm-C フィルタにより構成している。複素 BPF は




図 21 複素 BPF を用いた low-IF 受信機




図 23 複素 BPF の原理




図 22 gm-C フィルタの動作原理




図 24 複素 BPF のブロック図

直交出力を持つので、周波数逡倍回路により中心周波数を 4MHz に上げることで、変調度を 2 倍にできる新たな構成を用いている。この手法により受信感度を向上できる。本受信機はプロトタイプなので、PLL シンセサイザ、複素 BPF の自動調整回路及び FSK 復調器は内蔵していない。

最初に gm-C フィルタ (アクティブフィルタの一種) の基本原理を図 22 に示す。LC フィルタのインダクタを gm セルと容量 C で置換することで実現できる。例えば gm セルはトランジスタの線形領域動作で実現できる。次に複素 BPF の基本原理を図 23 を用いて説明する。ローパスフィルタ (LPF),  $H(j\omega)$  をベースに、正負非対称な周波数シフトを行うことで、正周波数領域でバンドパス特性を示し、イメージ信号が存在する負周波数領域では減衰特性を示す複素 BPF,  $H(j(\omega - \omega_0))$  を実現できる (図 23 の上図) [21]。この構成はアクティブポリフェーズフィルタと呼ばれる。周波数シフトを実現する具体的な手法を、図 23 の下図に示す。直交電圧信号  $jv$  をトランスコンダクタンス,  $-j\omega_0 C$  により電流信号へ変換した後、容量で同相信号  $v$  と電流加算することで、等価的に周波数シフト特性  $j(\omega - \omega_0)C$  が実現できる。実際

の回路図を図 24 に示す。基本の LPF は、カットオフ周波数が 0.5MHz の 5 次の Butterworth フィルタである。中間部の gm セルにより 2MHz の周波数シフトを行っている。1V 動作を可能にした実際の gm セルを図 25 に示す。線形領域にバイアスしたデプレッション型 PMOS を入力部に用い、カレントミラーで折返す構成である。

RF 入力から複素 BPF 出力までの、評価特性を図 26 に示す。帯域内でのイメージ抑圧比は 36dB




図 25 gm セルの回路図




図 26 周波数特性




図 27 BER 特性

が得られており，Bluetooth では十分なマージンがある。BPF 自身にも利得（12dB）を持たせることができるのがアクティブフィルタの特長であり，LNA からの BPF までの総合利得は 33dB である。次に，市販の FSK 復調 IC（Motorola MC13055）を用いて，本受信機の IF 出力を復調することで BER を実測した（図 27）。1Mbps の GFSK 変調波を用いており，周波数通倍がある場合は BER=0.1%点で-76.5dBm の受信感度が得られている。この値は Bluetooth 規格の-70dBm に対して十分なマージンを持つ。同図には周波数通倍の有無による特性の違いも示している。提案した周波数通倍方式により，BER=0.01%点では 2.2dB の感度向上，BER=0.001%点では 3dB の感度向上が実現されている。

## 6. むすび

本論文では，初めに RF-CMOS 回路の現状について，RF トランシーバのアーキテクチャから解説した。2000 年以降，Bluetooth を中心に高集積化，ワンチップ化が急速に進展している。

続いて LC タンクを用いた低電圧 RF 回路技術について，LNA，ミキサ，VCO を中心に設計手

法を示した。最後に，上記回路技術と CMOS/SOI の相乗効果により，Bluetooth などの近距離無線システムに適した 1V 動作の受信機 RF トランシーバが実現可能であることを示した。

完全空乏形 CMOS/SOI デバイスの大きな特長は，低電圧化による RF/アナログ回路の省電力化に適していることである。

今後，ブロードバンド，ユビキタスをキーワードに，5GHz 帯もカバーするマルチバンドトランシーバ，ソフトウェア無線，UWB [22] 等に RF-CMOS 技術が適用され，“RF System on a Chip”化が益々加速されるものと考えられる。

## 謝辞

本研究を進めるにあたって終始ご指導いただいたスマートデバイス研究部 門部長に深く感謝します。

## 文献

- [1] A. A. Abidi, “Direct-Conversion Radio Transceiver for Digital Communications,” *IEEE J. Solid-State Circuits*, vol. 30, no. 12, pp. 1399-1410, Dec., 1995.
- [2] J. C. Rudell, J.-J. Ou, T. B. Cho, G. Chien, F. Brianti, J. A. Weldon, and P. Gray, “A 1.9-GHz Wide-Band IF Double Conversion CMOS Receiver for Cordless Telephone Applications,” *IEEE J. Solid-State Circuits*, vol. 32, no. 12, pp. 2071-2088, Dec, 1997.
- [3] M. Steyaert, J. Janssens, B. De Muer, M. Borremans, and N. Itoh, “A 2V CMOS Cellular Transceiver Front-End,” *2000 IEEE Int'l Solid-State Circuits Conference*, 8.3, pp. 142-143, Feb., 2000.
- [4] M. Harada, T. Tsukahara, and J. Yamada, “0.5-1V 2-GHz RF Front-End Circuits in CMOS/SIMOX,” *2000 IEEE Int'l Solid-State Circuits Conference*, 23.2, pp. 378-379, Feb., 2000.
- [5] <http://www.CambridgeSiliconRadio.com>
- [6] A. Ajikuttira, C. Leung, E-S. Khoo, M. Choke, R. Singh, T-W. Teo, B-C Chuan, J-H. See, H-S. Yap, P-B. Leong, C-T. Law, M. Itoh, A. Yoshida, Y. Yoshida, A. Tamura,

- and H. Nakamura, "A Fully-Integrated CMOS RFIC for Bluetooth Applications," *2001 IEEE Int'l Solid-State Circuits Conference*, 13.2, pp. 198-199, Feb., 2001.
- [7] H. Komurasaki, T. Heima, T. Miwa, K. Yamamoto, H. Wakada, I. Yasui, M. Ono, T. Sano, H. Sato, T. Miki, and N. Kato, "A 1.8-V Operation RFCMOS Transceiver for Bluetooth," *2002 Symposium on VLSI Circuits*, 17.2, pp. 230-233, June, 2002.
- [8] M. Ugajin, J. Kodate, and T. Tsukahara, "A 1-V 12-mW Receiver with 49-dB Image Rejection in CMOS/SIMOX," *2001 IEEE Int'l Solid-State Circuits Conference*, 18.3, pp. 288-289, Feb., 2001.
- [9] D. Su, M. Zargari, P. Yue, S. Rabii, D. Weber, B. Kaczynski, S. Mehta, K. Singh, S. Mendis, and B. Wooley, "A 5-GHz CMOS Transceiver for IEEE 802.11a Wireless LAN," *2002 IEEE Int'l Solid-State Circuits Conference*, 5.4, pp. 92-93, Feb., 2002.
- [10] A. Behzad, L. Lin, Z. Shi, S. Anand, K. Carter, M. Kappes, E. Lin, T. Nguyen, D. Yaun, S. Wu, Y.C. Wong, V. Fong, and A. Rofougaran, "Direct-Conversion CMOS Transceiver with Automatic Frequency Control for 802.11a Wireless LANs," *2003 IEEE Int'l Solid-State Circuits Conference*, 20.4, pp. 356-357, Feb., 2003.
- [11] 例えば, 黒田忠広監訳, "RF マイクロエレクトロニクス," 丸善, 2002.
- [12] J. Kodate, M. Ugajin, T. Tsukahara, T. Douseki, N. Sato, T. Okabe, K. Ohmi, and T. Yonehara, "A 2.4-GHz/5GHz CMOS Low Noise Amplifier with High-Resistivity ELTRAN SOI-Epi Wafers," *2002 IEEE MTT-S Digest*, pp. 1419-1422, June, 2002.
- [13] A. O. Adan, S. Shitara, N. Tanba, M. Fukui, and T. Yoshimasu, "Linearity and Low-Noise Performance of SOIMOSFETs for RF Applications," *Proc. 2000 IEEE Int. SOI Conf.*, pp. 30-31, 2000.
- [14] H. Jin, C. Andre, and T. Salama, "A 1-V 1.9-GHz CDMA, CMOS on SOI, Low Noise Amplifier," *Proc. 2000 IEEE Int. SOI Conf.*, pp. 102-103, 2000.
- [15] J-P. Colinge, "Fully-Depleted SOI CMOS for Analog Applications," *IEEE Trans. Electron Devices*, vol. 45, no. 5, pp. 1010-1016, May, 1998.
- [16] D. K. Weaver, "A Third Method of Generation and Detection of Single-Sideband Signals," *Proceedings of IRE*, vol. 44, pp.1703-1705, Dec., 1956.
- [17] M. J. Gingel, "Single Sideband Modulation using Sequence Asymmetric Polyphase Network," *Electrical Commun.*, vol. 48, no. 1-2, pp. 21-25, 1973.
- [18] M. Ugajin, A. Yamagishi, J. Kodate, M. Harada, and T. Tsukahara, "A 1-V CMOS/SOI Bluetooth RF Transceiver for Compact Mobile Applications," *2003 Symposium on VLSI Circuits*, 10.1, pp. 123-126, June, 2003.
- [19] A. Yamagishi, M. Ugajin, and T. Tsukahara, "A 1-V 2.4-GHz PLL Synthesizer with a Fully Differential Prescaler and Low-Off-Leakage Charge Pump," *2003 IEEE MTT-S Digest*, WE-A4-5, pp. 733-736, June, 2003.
- [20] M. Ugajin and T. Tsukahara, "A 1-V 2.4-GHz FSK Receiver with a Complex BPF and a Frequency Doubler in CMOS/SOI," *2003 IEEE Custom Integrated Circuits Conference*, pp. 151-154, Sept 2003.
- [21] P. Andreani, S. Mattisson, and B. Essink, "A CMOS gm-C Polyphase Filter with High Image Band Rejection," *26th European Solid-State Circuits Conference*, pp. 244-247, Sept. 2000.
- [22] A. Kasamatsu, A. Tanaka, H. Kodama, S. Tanoi, Y. Kaizaki, J. Nakada, M. Hagio, Y. Kuraishi, K. Li, H. Utagawa, T. Matsui, and R. Kohno, "Overview of Experimental Device Implementation in CRL UWB R&D Consortium," *2004 Int'l Workshop on Ultra Wideband Systems*, pp. 241-247, May 2004.